Triết học mác lênin Tư tưởng Hồ Chí Minh Pháp luật đại cương Xã hội học Cơ sở văn hoá Việt Nam Tin học đại cương Giáo dục quốc phòng Marketing căn bản Chủ nghĩa xã hội khoa học Sinh học đại cương Nguyên lý kế toán Kinh tế chính trị Xác suất thống kê Kinh tế lượng Quản trị học Lịch sử đảng Tài chính tiền tệ Kinh tế vi mô Kinh tế Vĩ Mô Thương mại điện tử Hoá đại cương Mô học đại cương Tài chính doanh nghiệp Kiểm toán căn bản Tài chính ngân hàng Kế toán thuế Kinh tế học đại cương Y sinh học di truyền Đại số tuyến tính Phương pháp nghiên cứu khoa học Toán rời rạc SPSS Môi trường và con người Khoa học quản lý Tâm lý học lứa tuổi và tâm lý học sư phạm Địa lý du lịch Việt Nam Lịch sử kinh tế quốc dân Miễn dịch học Công nghệ hàn Công nghệ sản xuất dược phẩm Kỹ thuật môi trường Bệnh học truyền nhiễm Lịch sử các học thuyết kinh tế Đại cương Y học lao động Kỹ năng lãnh đạo Kỹ thuật lạnh Vi sinh đại cương Huyết học - Truyền máu Răng - Hàm - Mặt Địa lý kinh tế Kỹ thuật mạch điện tử Luật an sinh xã hội Bệnh lý học Gây mê hồi sức Chuẩn đoán hình ảnh Giải phẫu đại cương Nhập môn Internet và E-Learning Lý thuyết điều khiển tự động Pháp luật trong xây dựng Điều dưỡng cơ bản Tổ chức và quản lý y tế Truyền số liệu Dinh dưỡng học Thiên văn học Kỹ thuật thực phẩm Vi sinh thực phẩm Giáo dục nghề nghiệp Tâm lý y đức An toàn vệ sinh thực phẩm Kỹ thuật cảm biến Ký sinh trùng Đo lường điện và thiết bị đo Công nghệ chế tạo máy Đấu thầu Dân số học Giáo dục học đại cương Phân tích kinh doanh Phân tích báo cáo tài chính Tai - Mũi - Họng Bảo hiểm đại cương Kế toán máy Quản lý thuế Thủy khí Thiết kế cầu đường hầm giao thông Linh kiện điện tử Giao tiếp trong kinh doanh Hệ thống thông tin quản lý Hành vi tổ chức Toán tài chính Cơ học đất Vật liệu kỹ thuật Quan hệ công chúng (Pr) Dẫn luận ngôn ngữ Dịch tễ học Y học cổ truyền Vi sinh vật Nhi khoa Quản trị thương mại Da Liễu Quản lý dự án đầu tư Hóa lí dược Toán cao cấp C3 Vật liệu cơ khí Vật liệu điện Hóa phân tích Quản trị Logistics Quản trị văn phòng Toán kinh tế Toán cao cấp C1 Sinh lý học Toán cao cấp A1 Nội khoa cơ sở Luật cạnh tranh Nội ngoại cơ sở Luật so sánh Hóa Sinh Luật tố tụng dân sự Luật ngân hàng Luật đầu tư Luật tài chính Luật lao động Luật bảo hiểm Toán cao cấp A2 Luật Du lịch Vật lý đại cương Luật môi trường Luật hiến pháp Luật Doanh nghiệp Quản lý bán hàng Quản trị kinh doanh quốc tế Kế toán doanh nghiệp Thủ tục hải quan Định giá tài sản Tổng quát viễn thông Nghiệp vụ ngoại thương Pháp luật kinh tế Quản trị dịch vụ Quản trị xuất nhập khẩu Quản trị dự án Chứng khoán và Thị trường chứng khoán Kế toán công Kế toán hành chính sự nghiệp Thương mại quốc tế Chi tiết máy Giải phẫu bệnh Chứng chỉ hành nghề xây dựng Dược lý Luật hôn nhân và gia đình Luật đất đai Luật dân sự Tâm lý học Logic học Lịch sử văn minh thế giới Luật hành chính Luật hình sự Luật kinh doanh Luật Kinh tế Luật giáo dục An toàn điện Kỹ thuật nhiệt Kỹ thuật điện Kỹ thuật an toàn lao động Nghiệp vụ ngân hàng Tín dụng ngân hàng Thị trường tài chính Tài chính công Tài chính quốc tế Kế toán quốc tế Kế toán tài chính Kế toán quản trị Kinh tế môi trường Kinh tế phát triển Kinh tế quốc tế Quản trị Sản xuất Quản trị Marketing Quản trị Tài chính Quản trị Nguồn nhân lực Quản trị Chiến lược Quản trị Chất lượng Thanh toán Quốc tế Đường lối cách mạng của Đảng Cộng sản Việt Nam Kiến trúc máy tính Lập trình Java Quản trị mạng Quản Trị cơ sở dữ liệu Nguyên lý hệ điều hành Công nghệ phần mềm Mạng máy tính Tin học nghề phổ thông Vi xử lý Bảo mật an ninh mạng Hệ điều hành Windows Hệ điều hành Linux Mạng không dây Báo cáo tài chính hợp nhất Luật cạnh tranh Quản trị bán hàng Quản trị Nhân lực

Tìm kiếm

Tìm đề thi

Trang chủ Kiến trúc máy tính

Đề thi, bài tập trắc nghiệm Kiến trúc máy tính online - Đề #5

Thí sinh đọc kỹ đề trước khi làm bài.

Tổng số câu hỏi: 50

Câu 1: Xét sơ đồ phân cấp hệ thống nhớ, phát biểu nào sau đây là sai:

A. Mức thanh ghi là mức trao đổi nhanh nhất

B. Mức thanh ghi là mức trao đổi chậm nhất

C. Mức cache được chia thành hai mức

D. Mức cache là mức gần thanh ghi nhất

Câu 2: Xét sơ đồ phân cấp hệ thống nhớ, phát biểu nào sau đây là đúng:

A. Từ bộ nhớ cache đến bộ nhớ ngoài, tốc độ nhanh dần

B. Từ thanh ghi đến bộ xử lý, tốc độ tăng dần

C. Từ bộ nhớ ngoài đến thanh ghi, dung lượng giảm dần

D. Từ bộ nhớ trong đến bộ nhớ cache, tần suất truy nhập giảm dần

Câu 3: Cho chip nhớ như hình vẽ, đây là ký hiệu của:<img class="fxm" alt="" src="https://api.baitaptracnghiem.com/storage/images/s4mic203.jpg">

A. SRAM 4K x 8 bit

B. DRAM 4 K x 8 bit

C. SRAM 2K x 8 bit

D. DRAM 2 K x 8 bit

Câu 4: Cho chip nhớ như hình vẽ, đây là ký hiệu của:<img class="fxm" alt="" src="https://api.baitaptracnghiem.com/storage/images/3369x204.jpg" style="width: 330px; height: 227px;">

A. SRAM 8K x 16 bit

B. DRAM 8K x 16 bit

C. SRAM 64M x 16 bit

D. DRAM 64M x 16 bit

Câu 5: Đối với bộ nhớ chính (BNC) máy tính, phát biểu nào sau đây là sai:

A. Chứa các chương trình và dữ liệu dưới dạng thư viện

B. Về nguyên tắc, người lập trình có thể can thiệp vào toàn bộ BNC

C. Việc quản lý logic BNC tuỳ thuộc vào từng hệ điều hành

D. Được đánh địa chỉ trực tiếp bởi bộ xử lý

Câu 6: Đối với bộ nhớ chính (BNC) máy tính, phát biểu nào sau đây là đúng:

A. Việc đánh địa chỉ cho BNC tuỳ thuộc vào từng hệ điều hành

B. BNC do bộ xử lý đánh địa chỉ trực tiếp

C. Có những loại máy tính không có BNC

D. Các ngăn nhớ không tổ chức theo byte

Câu 7: Đối với bộ nhớ cache, phát biểu nào sau đây là đúng:

A. Cache có thể được đặt trên cùng chip với CPU

B. Bộ nhớ chính có tốc độ nhanh hơn cache

C. Bộ nhớ cache được đặt giữa bộ nhớ chính và bộ nhớ ngoài

D. Cache không được đặt trên cùng chip với CPU

Câu 8: Đối với bộ nhớ cache, phát biểu nào sau đây là đúng:

A. Bộ nhớ ngoài nhận cả khối dữ liệu từ cache

B. Truyền dữ liệu giữa CPU và cache theo đơn vị khối nhớ

C. Truyền dữ liệu giữa CPU và cache theo đơn vị từ nhớ

D. Khi cần, CPU nhận dữ liệu trực tiếp từ bộ nhớ chính

Câu 9: Khi CPU truy nhập cache, có hai khả năng sau:

A. Trượt cache, trúng cache

B. Sai cache, đúng cache

C. Trên cache, dưới cache

D. Trong cache, ngoài cache

Câu 10: Cache hoạt động nhờ vào nguyên lý:

A. Nguyên lý hoạt động của máy tính

B. Nguyên lý điều khiển ghi dữ liệu

C. Nguyên lý điều khiển đọc dữ liệu

D. Nguyên lý định vị tham số bộ nhớ

Câu 11: Trong sự trao đổi giữa cache và bộ nhớ chính, phát biểu nào sau đây là sai:

A. Bộ nhớ chính chia thành các block nhớ

B. Cache chia thành các line nhớ

C. Bộ nhớ chính chia thành các line nhớ

D. Kích thước line bằng kích thước block

Câu 12: Xét bộ nhớ cache, mỗi line được gắn thêm Tag là để:

A. Xác định block nào của bộ nhớ chính đang ở trong line

B. Xác định cache có dung lượng bao nhiêu

C. Xác định line có dung lượng bao nhiêu

D. Xác định cache có bao nhiêu line

Câu 13: Xét bộ nhớ cache, có các kỹ thuật ánh xạ địa chỉ sau đây:

A. Trực tiếp, liên kết hoàn toàn, liên kết tập hợp

B. Liên kết hoàn toàn, liên kết phụ thuộc, gián tiếp

C. Liên kết tập hợp, liên kết phần tử, gián tiếp

D. Trực tiếp, liên kết phần tử, liên kết gián đoạn

Câu 14: Trong kỹ thuật ánh xạ liên kết hoàn toàn, các trường địa chỉ là:

A. Tag + Word + Line

B. Tag + Word

C. Tag + Line + Word

D. Tag + Line

Câu 15: Trong kỹ thuật ánh xạ trực tiếp, các trường địa chỉ là:

A. Tag + Word + Line

B. Tag + Word

C. Tag + Line + Word

D. Tag + Line

Câu 16: Trong kỹ thuật ánh xạ liên kết tập hợp, các trường địa chỉ là:

A. Tag + Word + Set

B. Tag + Word

C. Tag + Set + Word

D. Tag + Set

Câu 17: Cho máy tính có dung lượng bộ nhớ chính: 128MB, cache: 64KB, line: 8 byte, độ dài ngăn nhớ: 1 byte. Trong trường hợp kỹ thuật ánh xạ trực tiếp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

A. 12 + 10 + 5

B. 13 + 10 + 4

C. 14 + 11 + 2

D. 14 + 10 + 3

Câu 18: Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 128KB, line: 16 byte, độ dài ngăn nhớ: 2 byte. Trong trường hợp kỹ thuật ánh xạ trực tiếp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

A. 11 + 13 + 3

B. 11 + 14 + 2

C. 12 + 13 + 4

D. 12 + 12 + 3

Câu 19: Cho máy tính có dung lượng bộ nhớ chính: 512MB, cache: 128KB, line: 64 byte, độ dài ngăn nhớ: 4 byte. Trong trường hợp kỹ thuật ánh xạ trực tiếp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

A. 11 + 11 + 5

B. 12 + 11 + 4

C. 12 + 12 + 3

D. 11 + 12 + 4

Câu 20: Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 64KB, line: 16 byte, độ dài  ngăn nhớ: 4 byte. Trong trường hợp kỹ thuật ánh xạ liên kết hoàn toàn, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

A. 13 + 11 + 2

B. 12 + 12 + 2

C. 24 + 4

D. 24 + 2

Câu 21: Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 128KB, line: 32 byte, độ dài ngăn nhớ: 4 byte. Trong trường hợp kỹ thuật ánh xạ liên kết hoàn toàn, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

A. 13 + 11 + 2

B. 14 + 10 + 2

C. 23 + 3

D. 24 + 2

Câu 22: Cho máy tính có dung lượng bộ nhớ chính: 128MB, cache: 64KB, line: 16 byte, độ dài ngăn nhớ: 1 byte, set: 4 line. Trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

A. 13 + 10 + 4

B. 13 + 9 + 5

C. 14 + 9 + 4

D. 14 + 10 + 4

Câu 23: Cho máy tính có dung lượng bộ nhớ chính: 512MB, cache: 128KB, line: 32 byte, độ dài ngăn nhớ: 2 byte, set: 4 line. Trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

A. 12 + 12 + 4

B. 13 + 11 + 4

C. 14 + 10 + 4

D. 13 + 9 + 6

Câu 24: Cho máy tính có dung lượng bộ nhớ chính: 256MB, cache: 128KB, line: 128 byte, độ dài ngăn nhớ: 4 byte, set: 8 line. Trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là:

A. 13 + 8 + 5

B. 13 + 7 + 6

C. 14 + 7 + 5

D. 14 + 8 + 6

Câu 25: Xét kỹ thuật ánh xạ trực tiếp khi truy nhập cache, thứ tự tìm block trong cache được thực hiện dựa theo các trường trong địa chỉ do CPU phát ra như sau:

A. Line -> Tag -> Word

B. Line -> Word -> Tag

C. Tag -> Line -> Word

D. Tag -> Word -> Line

Câu 26: Đối với bộ nhớ cache, xét kỹ thuật ánh xạ liên kết tập hợp, thứ tự tìm block trong cache được thực hiện dựa theo các giá trị trong địa chỉ do CPU phát ra như sau:

A. Word -> Set -> Tag

B. Set -> Word -> Tag

C. Set -> Tag -> Word

D. Word -> Tag -> Set

Câu 27: Xét các thuật toán thay thế dữ liệu trong cache, phát biểu nào sau đây là đúng:

A. Không có thuật toán

B. Ánh xạ trực tiếp không có thuật toán thay thế

C. Hai ánh xạ liên kết (hoàn toàn và tập hợp) có 4 thuật toán

D. Cả b và c đều đúng

Câu 28: Đối với bộ nhớ cache, các thuật toán thay thế dữ liệu là:

A. Ngẫu nhiên, FIFO, LRU, LFU

B. Ngẫu nhiên, LIFO, LRU, LFU

C. Ngẫu nhiên, FIFO, LFU, LTU

D. Ngẫu nhiên, LIFO, LTU, LVU

Câu 29: Đối với các phương pháp ghi dữ liệu vào cache, phát biểu nào sau đây là sai:

A. Write through: ghi đồng thời vào cả cache và bộ nhớ chính

B. Write back: chỉ ghi vào cache, khi block tương ứng bị thay thế thì mới ghi vào bộ nhớ chính

C. Cả a và b đều đúng

D. Cả a và b đều sai

Câu 30: Đối với các phương pháp ghi dữ liệu vào cache, phát biểu nào sau đây là đúng:

A. Write back: ghi đồng thời vào cả cache và bộ nhớ chính

B. Write through: chỉ ghi vào cache, khi block tương ứng bị thay thế thì mới ghi vào bộ nhớ chính

C. Cả a và b đều không đúng

D. Cả a và b đều đúng

Câu 31: Đối với các thuật toán (TT) thay thế dữ liệu trong cache, phát biểu nào sau đây là đúng:

A. FIFO là TT thay đi block mới nhất trong các block hiện nay

B. LRU là TT thay đi block có tần suất truy nhập ít nhất

C. LFU là TT thay đi block truy nhập gần đây ít nhất

D. Tất cả đều sai

Câu 32: Đối với các thuật toán (TT) thay thế dữ liệu trong cache, phát biểu nào sau đây là sai:

A. FIFO là TT thay đi block cũ nhất trong các block hiện nay

B. FIFO là TT thay đi block có tần suất truy nhập ít nhất

C. LRU là TT thay đi block truy nhập gần đây ít nhất

D. Random là TT thay đi block ngẫu nhiên

Câu 33: Đối với các thuật toán (TT) thay thế dữ liệu trong cache, phát biểu nào sau đây là đúng:

A. LIFO là TT thay đi block cũ nhất trong các block hiện nay

B. LTU là TT thay đi block có tần suất truy nhập ít nhất

C. LVU là TT thay đi block truy nhập gần đây ít nhất

D. Tất cả đều sai

Câu 34: Đối với các thuật toán (TT) thay thế dữ liệu trong cache, phát biểu nào sau đây là sai:

A. TT Random cho tỉ lệ cache hit thấp nhất

B. TT LRU cho tỉ lệ cache hit cao nhất

C. TT FIFO cho tỉ lệ cache hit cao nhất

D. TT LFU cho tỉ lệ cache hit tương đối cao

Câu 35: Hình vẽ dưới đây là sơ đồ kết nối của 2 IC SRAM:<img class="fxm" alt="" src="https://api.baitaptracnghiem.com/storage/images/4oj5c235.jpg" style="width: 550px; height: 309px;">

A. 4K x 4 bit để có modul nhớ 8K x 4 bit

B. 8K x 4 bit để có modul nhớ 16K x 4 bit

C. 8K x 4 bit để có modul nhớ 8K x 8 bit

D. 4K x 4 bit để có modul nhớ 4K x 8 bit

Câu 36:Hình vẽ dưới đây là sơ đồ kết nối của 2 IC SRAM:<img src="https://api.baitaptracnghiem.com/storage/images/fBBbjmp0qpdQpCjD8s4KOI7Kcdpkh1XWensqc827.jpg">

A. 32K x 8 bit để có modul nhớ 32K x 16 bit

B. 16K x 8 bit để có modul nhớ 32K x 8 bit

C. 32K x 4 bit để có modul nhớ 32K x 8 bit

D. 16K x 16 bit để có modul nhớ 32K x 16 bit

Câu 37:Hình vẽ dưới đây là sơ đồ kết nối của 4 IC SRAM:<img src="https://api.baitaptracnghiem.com/storage/images/LrcXXyQ6ARx7vVuJSXSHRuwEeBdNuYCCZSURK3xl.jpg">

A. 32K x 8 bit để có modul nhớ 32K x 16 bit

B. 16K x 4 bit để có modul nhớ 32K x 8 bit

C. 16K x 4 bit để có modul nhớ 16K x 16 bit

D. 32K x 4 bit để có modul nhớ 32K x 16 bit

Câu 38:Hình vẽ dưới đây là sơ đồ kết nối của 4 IC SRAM:<img src="https://api.baitaptracnghiem.com/storage/images/epYNVld25V8mpQ5ATIgZ9Tv5lTxRnU8N7nmzHg45.jpg">

A. 4K x 4 bit để có modul nhớ 4K x 8 bit

B. 4K x 2 bit để có modul nhớ 4K x 8 bit

C. 8K x 4 bit để có modul nhớ 8K x 8 bit

D. 8K x 2 bit để có modul nhớ 16K x 2 bit

Câu 39: Hình vẽ dưới là sơ đồ kết nối của 2 IC SRAM:<img class="fxm" alt="" src="https://api.baitaptracnghiem.com/storage/images/qn22h239.jpg" style="width: 469px; height: 335px;">

A. 2K x 4 bit để có modul nhớ 4K x 4 bit

B. 2K x 4 bit để có modul nhớ 4K x 8 bit

C. 2K x 4 bit để có modul nhớ 2K x 8 bit

D. 4K x 4 bit để có modul nhớ 8K x 4 bit

Câu 40:Hình vẽ dưới là sơ đồ kết nối của 2 IC SRAM:<img src="https://api.baitaptracnghiem.com/storage/images/w9MJwBcgsqQobb3hCXsFKoT7sKkotyZTECFDuhwm.jpg">

A. 32K x 8 bit để có modul nhớ 32K x 16 bit

B. 16K x 8 bit để có modul nhớ 32K x 8 bit

C. 32K x 8 bit để có modul nhớ 64K x 16 bit

D. 32K x 8 bit để có modul nhớ 64K x 8 bit

Câu 41:Hình vẽ dưới là sơ đồ kết nối của 4 IC SRAM:<img src="https://api.baitaptracnghiem.com/storage/images/FXKya1YZeQfNLckU727RdLMaTpowQkNyXpZiIK4e.jpg">

A. 2K x 8 bit để có modul nhớ 8K x 8 bit

B. 2K x 4 bit để có modul nhớ 8K x 8 bit

C. 1K x 4 bit để có modul nhớ 4K x 4 bit

D. 1K x 4 bit để có modul nhớ 4K x 8 bit

Câu 42: Hình vẽ dưới là sơ đồ kết nối của 4 IC SRAM:<img class="fxm" alt="" src="https://api.baitaptracnghiem.com/storage/images/ueiga242.jpg" style="width: 494px; height: 523px;">

A. 4K x 8 bit để có modul nhớ 16K x 8 bit

B. 8K x 8 bit để có modul nhớ 32K x 8 bit

C. 8K x 8 bit để có modul nhớ 16K x 8 bit

D. 8K x 16 bit để có modul nhớ 16K x 16 bit

Câu 43: Hình vẽ dưới đây là sơ đồ kết nối 4 IC SRAM:<img class="fxm" alt="" src="https://api.baitaptracnghiem.com/storage/images/5sfjq243.jpg" style="width: 550px; height: 321px;">

A. 8K x 4 bit để có modul nhớ 16K x 8 bit

B. 8K x 4 bit để có modul nhớ 16K x 4 bit

C. 8K x 8 bit để có modul nhớ 16K x 8 bit

D. 8K x 8 bit để có modul nhớ 16K x 16 bit

Câu 44: Hình vẽ dưới đây là sơ đồ kết nối 4 IC SRAM:<img class="fxm" alt="" src="https://api.baitaptracnghiem.com/storage/images/f66u3244.jpg" style="width: 550px; height: 352px;">

A. 4K x 4 bit để có modul nhớ 16K x 8 bit

B. 8K x 8 bit để có modul nhớ 8K x 16 bit

C. 8K x 8 bit để có modul nhớ 16K x 8 bit

D. 4K x 4 bit để có modul nhớ 8K x 8 bit

Câu 45: Với chip nhớ SRAM có n đường địa chỉ, m đường dữ liệu thì dung lượng của chip là:

A. 2m x n bit

B. 2n x m bit

C. 2m x n byte

D. 2n x m byte

Câu 46: Với chip nhớ SRAM có n đường địa chỉ, m đường dữ liệu thì dung lượng của chip là:

A. 2m x n bit

B. 22n x m bit

C. 22m x n bit

D. 2n x m bit

Câu 47: Với chip nhớ DRAM có n đường địa chỉ, m đường dữ liệu thì dung lượng của chip là:

A. 22m x n bit

B. 22n x m bit

C. 22m x n byte

D. 22n x m byte

Câu 48: Với chip nhớ DRAM có n đường địa chỉ, m đường dữ liệu thì dung lượng của chip là:

A. 2m x n bit

B. 22n x m bit

C. 22m x n bit

D. 2n x m bit

Câu 49: Đối với bộ nhớ cache, xét nguyên lý định vị về thời gian, phát biểu nào sau đây là đúng:

A. Thông tin vừa truy nhập thì xác suất bé là sau đó nó sẽ được truy nhập lại

B. Thông tin vừa truy nhập thì xác suất lớn là sau đó nó sẽ được truy nhập lại

C. Thông tin vừa truy nhập thì sau đó chắc chắn nó sẽ không được truy nhập lại

D. Thông tin vừa truy nhập thì chắc chắn là sau đó nó được truy nhập lại

Câu 50: Đối với bộ nhớ cache, xét nguyên lý định vị về không gian, phát biểu nào sau đây là đúng:

A. Mục thông tin vừa truy nhập thì xác suất lớn là sau đó các mục lân cận được truy nhập

B. Mục thông tin vừa truy nhập thì xác suất bé là sau đó các mục lân cận được truy nhập

C. Mục thông tin vừa truy nhập thì chắc chắn là sau đó các mục lân cận được truy nhập

D. Thông tin vừa truy nhập thì chắc chắn là sau đó các mục lân cận không được truy nhập

Bạn chắc chắn muốn nộp bài?

Báo sai, hỏng đề
Yêu cầu admin đăng đề mới

Vui lòng ghi rõ lỗi bạn gặp phải.

Baitaptracnghiem

Đề thi, bài tập trắc nghiệm Kiến trúc máy tính online - Đề #5